Explore projects

Goal of this project is the creation of a RISC-V processor with a partially custom instruction set, that can be adjusted at runtime through the integration of an eFPGA. The eFPGA is created using the FABulous Framework, an open source framework to create eFPGAs.

Frontend und Backend von Subato

IntelliJ-Plugin für Subato

Code Repository des autnomen System für die Nutzung in einem Fahrezug der F1Tenth Community und der Bachelorarbeit "Implementierung des Pure Pursuit Algorithmus für die Rennlinienverfolgung in autonomen Modellfahrzeugen der F1Tenth Competition"

LAVIS master project wiki

Ein minimales React Boilerplate Setup für React Single-Page-Applications mit Vite